自主知识产权芯片
URASPC20B芯片是一款串并转换器，它可将SPI接口中的串行数据存储在芯片内部存储器中，并将对应值转换为并行数据位输出，输出信号的电平标准可通过配置引脚选择为TTL电平标准或者-5V/0V电平标准。同时，芯片还提供组合逻辑功能，满足用户不同用途的需求。芯片具有存储资源丰富、切换速率快、可靠性高等特点，可用于TR组件、射频前端等领域。
产品特性
- 5V单电源供电或者5V、-5V双电源供电
- TTL输入，并行输出端TTL电平输出或-5V/0V电平输出可选
- 工作频率：≤50MHz
- 静态工作电流：≤10mA
- 切换时间：≤30ns
- 工作温度： -55℃~85℃（塑封）/ -55℃~125℃（裸芯片）
- 贮存温度：－65℃～150℃
- 封装尺寸：10.0mm×10.mm×1.16mm
产品功能
串并数据转换
串并转换器芯片可以通过SPI接口接收串行数据，并将串行数据转换为并行数据输出。其转换速率快，可在36个时钟周期内完成20位串行数据的串并转换与数据传输校验（SPI接口时钟频率最高可支持50MHz）。
芯片地址校验
串并转换器芯片设计有芯片地址校验功能，芯片只接收地址匹配的串口数据。如地址不匹配，则不会更新内部缓存与输出寄存器。此功能适用于主控制器使用一组SPI数据线控制多个（2，4，8，16等）串并转换器芯片的情况。
-5V/0V驱动电路
串并转换器芯片内部集成有TTL转-5V/0V驱动电路，使用时不再需要在芯片外部添加驱动器，可直接控制后级-5V/0V电平驱动的芯片，可提高收发组件、射频前端的集成度。同时，主控制器可通过控制SEL输入引脚的电平选择是否开启使用-5V/0V驱动电路。
快速切换输出状态
不同于普通串并转换器芯片，URASPC20B内部集成32组20位缓存寄存器，可存放多组控制参数。主控制器可通过SPI接口将所有缓存寄存器都写入相应参数，然后通过改变RA4~RA0的值，选择不同地址寄存器的数据输出，从而实现快速切换输出状态的功能（切换时间 < 30ns）。
典型应用
产品性能指标
| 参数 | 最小值 | 典型值 | 最大值 | 单位 | 备注 |
| 工作电压VDD | 4.75 | 5 | 5.25 | V | |
| 工作电压VSS | -5.25 | -5 | -4.75 | V | |
| 工作温度 | -55 | 25 | 85 | ℃ | 塑封 |
| -55 | 25 | 125 | ℃ | 裸芯片 | |
| 贮存温度 | -65 | 25 | 150 | ℃ | |
| 功耗 | - | 35 | 100 | mW | |
| 切换时间 | - | 15 | 30 | ns | |
| 最高工作频率 | - | - | 50 | MHz |
引脚定义
| 编号 | 名称 | 类型 | 描述 | 备注 |
| D3,D8,E3,E8 | VDD | 电源 | +5V电源输入 | |
| F3,G3,H7,H8 | VSS | 电源 | -5V电源输入 | |
| F8,G8,H3,H4,H5,H6 | GND | 地 | 地 | |
| J1 | nRESET | 输入 | 复位信号（低电平有效） | 内部上拉 |
| K1 | SEL | 输入 | 控制DO0P/N ~ DO18P/N的输出电平， 1：选择TTL电平输出， 0：选择-5V/0V电平输出 |
内部上拉 |
| J2 | CA4 | 输入 | 芯片地址配置引脚 | 内部上拉 |
| K2 | CA3 | 输入 | 芯片地址配置引脚 | 内部上拉 |
| J3 | CA2 | 输入 | 芯片地址配置引脚 | 内部上拉 |
| K3 | CA1 | 输入 | 芯片地址配置引脚 | 内部上拉 |
| J4 | CA0 | 输入 | 芯片地址配置引脚 | 内部上拉 |
| K10 | RA4 | 输入 | 寄存器地址配置引脚 | |
| J9 | RA3 | 输入 | 寄存器地址配置引脚 | |
| K9 | RA2 | 输入 | 寄存器地址配置引脚 | |
| K8 | RA1 | 输入 | 寄存器地址配置引脚 | |
| J8 | RA0 | 输入 | 寄存器地址配置引脚 | |
| J7 | nSS | 输入 | SPI接口使能信号（低电平有效） | 内部上拉 |
| K6 | SCK | 输入 | SPI接口时钟信号 | |
| J6 | SDI | 输入 | SPI接口串行数据输入信号 | |
| K7 | LOAD | 输入 | 加载信号，芯片检测到此信号为高电平时，将内部缓存加载到输出缓存中 | |
| G9 | T | 输入 | 组合逻辑输入 | |
| H9 | T0 | 输入 | 组合逻辑输入 | |
| H10 | T1 | 输入 | 组合逻辑输入 | |
| G10 | R | 输入 | 组合逻辑输入 | |
| J10 | STI | 输入 | 自检使能信号，高电平有效 | |
| E10 | DO0P | 输出 | 并行输出P端 | |
| E9 | DO0N | 输出 | 并行输出N端 | |
| D10 | DO1P | 输出 | 并行输出P端 | |
| D9 | DO1N | 输出 | 并行输出N端 | |
| C10 | DO2P | 输出 | 并行输出P端 | |
| B10 | DO2N | 输出 | 并行输出N端 | |
| A10 | DO3P | 输出 | 并行输出P端 | |
| A9 | DO3N | 输出 | 并行输出N端 | |
| C9 | DO4P | 输出 | 并行输出P端 | |
| B9 | DO4N | 输出 | 并行输出N端 | |
| C8 | DO5P | 输出 | 并行输出P端 | |
| B8 | DO5N | 输出 | 并行输出N端 | |
| C7 | DO6P | 输出 | 并行输出P端 | |
| B7 | DO6N | 输出 | 并行输出N端 | |
| A8 | DO7P | 输出 | 并行输出P端 | |
| A7 | DO7N | 输出 | 并行输出N端 | |
| C6 | DO8P | 输出 | 并行输出P端 | |
| B6 | DO8N | 输出 | 并行输出N端 | |
| A6 | DO9P | 输出 | 并行输出P端 | |
| A5 | DO9N | 输出 | 并行输出N端 | |
| B5 | DO10P | 输出 | 并行输出P端 | |
| C5 | DO10N | 输出 | 并行输出N端 | |
| B4 | DO11P | 输出 | 并行输出P端 | |
| C4 | DO11N | 输出 | 并行输出N端 | |
| A4 | DO12P | 输出 | 并行输出P端 | |
| A3 | DO12N | 输出 | 并行输出N端 | |
| B3 | DO13P | 输出 | 并行输出P端 | |
| C3 | DO13N | 输出 | 并行输出N端 | |
| B2 | DO14P | 输出 | 并行输出P端 | |
| C2 | DO14N | 输出 | 并行输出N端 | |
| A2 | DO15P | 输出 | 并行输出P端 | |
| A1 | DO15N | 输出 | 并行输出N端 | |
| B1 | DO16P | 输出 | 并行输出P端 | |
| C1 | DO16N | 输出 | 并行输出N端 | |
| D2 | DO17P | 输出 | 并行输出P端 | |
| D1 | DO17N | 输出 | 并行输出N端 | |
| E1 | DO18P | 输出 | 并行输出P端 | |
| E2 | DO18N | 输出 | 并行输出N端 | |
| F9 | TO19 | TTL输出 | 输出缓存寄存器最高位值 | |
| F10 | TO | TTL输出 | 组合逻辑输出 | |
| F1 | T0N | TTL输出 | 组合逻辑输出 | |
| H2 | T1N | TTL输出 | 组合逻辑输出 | |
| J5 | SW1 | TTL输出 | 组合逻辑输出 | |
| K4 | SW2 | TTL输出 | 组合逻辑输出 | |
| K5 | STO | TTL输出 | 自检信号输出 | |
| F2 | NVO0P | -5V/0V输出 | 组合逻辑输出P端 | |
| G1 | NVO0N | -5V/0V输出 | 组合逻辑输出N端 | |
| G2 | NVO1P | -5V/0V输出 | 组合逻辑输出P端 | |
| H1 | NVO1N | -5V/0V输出 | 组合逻辑输出N端 |
注：输入信号推荐使用TTL电平标准（兼容LVTTL电平标准）